

ПСЕВДОДВОИЧНОЕ КОДИРОВАНИЕ В ДИНАМИЧЕСКИХ АНАЛОГОЦИФРОВЫХ И ЦИФРОАНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЯХ НА ПЕРЕКЛЮЧАЕМЫХ КОНДЕНСАТОРАХ

© 2014 Б.А. Соломин¹, А.М. Низаметдинов²

¹Ульяновский филиал Института радиотехники и электроники им. В.А.Котельникова РАН

²Ульяновский государственный технический университет

Поступила в редакцию 01.07.2014

Предложен вариант аналогоцифрового преобразователя последовательного приближения на переключаемых конденсаторах, описан принцип действия, рассчитаны основные параметры. В связи со спецификой работы предложенных преобразователей рассмотрены расширения позиционного представления чисел по произвольному основанию, показано, что в подобных преобразователях кодирование может происходить по нецелочисленному основанию, близкому к двум. Предложены алгоритмы для кодирования по нецелочисленным основаниям.

Ключевые слова: АЦП; ЦАП на двух ёмкостях; динамические преобразователи; последовательного приближения; на переключаемых конденсаторах; разбаланс ёмкостей; нецелочисленное кодирование.

1. ВВЕДЕНИЕ

Аналогоцифровой преобразователь (АЦП) - устройство, преобразующее входной аналоговый сигнал в цифровой код. В АЦП в качестве входного сигнала обычно используется напряжение, а в качестве выходного - соответствующее ему значение цифрового кода в различных системах счисления. Цифроаналоговый преобразователь (ЦАП) - устройство, позволяющее осуществить переход от информации в цифровой форме к информации в аналоговой форме [1]. Основными функциональными характеристиками таких устройств являются: разрешающая способность (разрядность), точность и быстродействие. На современном рынке предлагаются преобразователи с разрядностью до 24 двоичных разрядов, быстродействием $10^1 \dots 10^9$ с, точностью обычно $\pm 0.5 \dots 1$ МЗР (младший значащий разряд).

Среди существующих преобразователей ни один не является одновременно высокоразрядным и высокоскоростным (табл. 1). На основе рассмотренных типовых параметров АЦП можно сказать, что число разрядов, быстродействие и, как правило, стоимость являются конфликтными параметрами в большинстве преобразователей. На сегодня среди аналогоцифровых преобразователей наибольшее распространение получили АЦП последовательного приближения (на основе регистра последовательного приближения) и сигма-дельта АЦП.

Произвольное число в двоичной позиционной системе счисления можно представить в следующем виде $D = \sum_0^{N-1} d_i V_i$, где i - текущий номер разряда D , d_i - текущее значение разряда D (принимает значения 0, либо 1), $V_i = 2^i$ - значение весовой функции разряда i , начиная с младшего разряда, N - число разрядов [2].

В быстродействующих преобразователях преобразование происходит параллельно, то есть формирование выходного кода в АЦП происходит аппаратно за один такт преобразования $T = \tau$. Для сокращения T необходимо использовать дорогие высокоскоростные формирователи, а при высокой разрядности N использовать быстродействующие и одновременно высокоточные, а поэтому дорогие матричные элементы.

В менее быстродействующих устройствах преобразование происходит чаще всего последовательно за n тактов, то есть общее время преобразования $T = n \cdot \tau$, при этом последовательно по тактам происходит формирование значений цифрового кода, формирование и суммирование произведений $d_i V_i$. Основной проблемой здесь является повышение быстродействия при заданной погрешности преобразования, т. е. сокращение времени преобразования $T = n \cdot \tau$. Это время можно сокращать либо за счёт сокращения длительности цикла τ , используя более быстродействующую элементную базу, либо за счёт сокращения числа циклов "n" в периоде преобразования при сохранении или

*Соломин Борис Александрович, кандидат технических наук, доцент, ведущий научный сотрудник.
E-mail: ufire@mc.ru
Низаметдинов Азат Маратович, аспирант*

Таблица 1. Параметры наиболее употребляемых АЦП

Архитектура	Типовые параметры	
	разрядность, бит	быстродействие, с
Параллельные	До 10...12	До 10^{-9}
Последовательные (последовательного приближения)	10...16	$1...50 \cdot 10^{-6}$
Параллельно-последовательные (конверсные)	10...12	10^{-7}
Параллельно-последовательные (сигма-дельта)	24	$10^{-3}...10^{-2}$

незначительном увеличении затрат на реализацию весовой функции V_i .

ДИНАМИЧЕСКИЙ ФОРМИРОВАТЕЛЬ ВЕСОВЫХ НАПРЯЖЕНИЙ

В динамических N – разрядных АЦП выходной код формируется в течение $k \cdot N$ тактов преобразования, что существенно облегчает и, соответственно, удешевляет реализацию преобразователей. Эту операцию можно реализовать на переключаемых конденсаторах путём накопления и преобразования электрических зарядов, как показано на рис. 1.

В отличие от большинства существующих преобразователей, в которых веса формирователя весовых напряжений (ФВН) задаются значениями нескольких аналоговых резисторов, в динамическом ФВН веса всех разрядов однозначно задаются только одним безразмерным параметром - отношением ёмкостей $C1$ и $C2$, - который практически не зависит от внешних условий. Коэффициент преобразования K для идеаль-

ных ключей будет $K = \frac{C1}{C1 + C2}$. При $C1 = C2$

получим $K = 2^{-1}$, то есть получается нормированная двоичная весовая функция V_i .

На основе данного формирователя используя внешнюю схему управления ключами можно реализовать динамический ЦАП [3] или АЦП.




Рис. 1. Ёмкостной асинхронный формирователь весовых напряжений

ДИНАМИЧЕСКИЙ АЦП НА ПЕРЕКЛЮЧАЕМЫХ КОНДЕНСАТОРАХ

На базе рассмотренного ФВН авторы предлагают однополярный динамический АЦП (рис. 2). Под динамическим АЦП понимается, что в процессе преобразования потактно изменяется опорное напряжение и напряжение выборки.

$E, K1, K2, K3, C1, C2$ образуют формирователь весовых напряжений, ключ $K4$ и ёмкость C образуют устройство выборки-хранения входного однополярного аналогового сигнала U_A и преобразуемого сигнала ΔU_A . Инструментальный усилитель ИУ1 работает в режиме вычитания и на своем выходе формирует сигнал $\Delta U_A = U_A - U_i$. Ключ $K5$, ёмкость CA и усилитель ИУ2 образуют устройство выборки-хранения сигнала ΔU_A . Компаратор K формирует на выходе стандартный логический сигнал в зависимости от знака ΔU_A . Этот сигнал поступает на информационный вход сдвигового регистра. Сдвиг в регистре осуществляется сигналом SC , идущим со схемы управления, а считывание с регистра полного выходного бинарного кода, осуществляется сигналом $S0$, идущим с той же схемы. Ключами $K1...K6$ управляют соответствующие сигналы $S1...S6$. При замыкании ключа $K6$ происходит перезапись напряжения ΔU_A в ёмкость C .

АЛГОРИТМ РАБОТЫ ДИНАМИЧЕСКОГО АЦП

1) Аналоговое напряжение U_A последовательно во времени преобразуется и сравнивается с весовым напряжением U_i , где $i \in [1, N]$.

2) Если в очередном разряде $\Delta U_A = U_A - U_i < 0$, то в выходном регистре АЦП для данного разряда записывается двоичный ноль, иначе – единица.

3) Аналоговое напряжение выборки U_A заменяется разностным напряжением ΔU_A , если $\Delta U_A > 0$, иначе - остаётся прежним; происходит переход к следующему разряду и весовое напря-




Рис. 2. Функциональная схема динамического АЦП




Рис. 3. Функциональная схема управления АЦП

жение U_i уменьшается в 2 раза.

Преобразование завершается после формирования N разрядов, происходит считывание двоичной информации из выходного регистра, после чего АЦП готов к новому преобразованию, таким образом длительность преобразования составляет $2N+1$ тактов.

Для управления ключами и сдвиговым реги-

стром необходима схема управления, возможный вариант которой приведён на рис. 3. Данная схема состоит из ждущего мультивибратора ЖМ, RS-триггера, генератора тактовых импульсов ГТИ, T-триггера, счётчика с программируемым коэффициентом счёта $C42N$ и вспомогательных схем. Работа схемы иллюстрируется временными диаграммами на рис. 4.




Рис. 4. Диаграммы работы схемы управления, иллюстрирующие преобразование $15_{10} \rightarrow 1111_2$ и $11_{10} \rightarrow 1011_2$

На ждущий мультивибратор приходит сигнал запроса на выборку. Импульс, сформированный ждущим мультивибратором, производит запись в ёмкости С2 и С значений опорного напряжения и входного аналогового сигнала, взводит сторожевой RS-триггер в открытое состояние. Импульсы с генератора тактовых импульсов начинают поступать на счётный Т-триггер, с его прямого и инверсного входа получаем две противофазные последовательности импульсов, из которых при помощи вспомогательных схем формируются управляющие сигналы. По прошествии 2N тактов счётчик Сч2N переводит RS-триггер в закрытое состояние. Система переходит в режим ожидания следующего запроса на выборку.

ПОГРЕШНОСТИ ПРЕОБРАЗОВАНИЯ

Систематическая погрешность имеет следующие основные составляющие:

1) погрешность заряда суммирующей ёмкости ФВН за счёт конечного времени заряда конденсаторов в каждом такте формирования влияет на заряд ёмкостей С, С1, С2, СА и определяет максимальное время преобразования Т. Для динамического АЦП необходимое число тактов для N – разрядного бинарного преобразования равно 2N. Минимальная длительность каждого такта определяется допускаемой погрешностью установления электрических зарядов ёмкостей С, С1, С2 за время такта. Если относительная погрешность должна быть не более 2^{-N} (1 МЗР), то минимальная длительность такта τ будет равна: $\tau = N \cdot \ln 2 \cdot r \cdot C_i$, где r – сопротивление ключей в замкнутом состоянии, C_i – одна из коммутируемых ёмкостей. Считая $C = C1 = C2 = СА$, получим $T = 2N^2 \cdot \ln 2 \cdot r \cdot C_i$.

Используя для реализации АЦП современную элементную базу и интегральные технологии (в частности, ключи с временем переключения порядка 10^{-9} с и $r \leq 30$ Ом) получим следующие ожидаемые значения времени преобразования Т в зависимости от числа разрядов N (табл. 2) при $C = 20$ пФ.

2) погрешность разряда ёмкостей за счёт влияния токов утечки в интервалах между зарядами влияет на разряд ёмкостей С, С2, СА и определяется эквивалентным сопротивлением разряда R_p и величиной соответствующей ёмкости C_i где R_p – сопротивление ключей в разомкнутом состоянии. Максимальное относительное изменение напряжения на C_i за счёт разряда за время преобразования Т равно δ , где $\delta = T/\tau_p$, где $\tau_p = R_p \cdot C_i$ – постоянная разряда ёмкости C_i за счёт утечек. Считая допустимую относительную погрешность за счёт разряда конденсатора не более 2^{-N} , получим $R_p \geq 2N^2 \cdot \ln 2 \cdot 2^N \cdot r$. В частности, если $N = 16$, $r = 30$ Ом, то $R_p \geq 700$ МОм. В виду того, что современные аналоговые ключи в разомкнутом состоянии обладают сопротивлением свыше 1 ГОм, то при количестве разрядов 8 ÷ 16 данный параметр не ограничивает возможность реализации АЦП.

3) Систематическая технологическая погрешность преобразования возникает из-за технологической невозможности строгого выполнения условия $C1 = C2$. Конечное значение величины $\Delta C = C1 - C2$ приводит к тому, что $K^{-1} = 2 \pm \Delta x$. При преобразовании входного кода, равного 2^N , получим выходную величину, соответствующую входному числу $(2 \pm \Delta x)^N \approx 2^N \pm N \cdot 2^{N-1} \cdot \Delta x$.

Отсюда находим ограничение на максимально допустимый относительный разбаланс ёмкостей Δx_{\max} , приводящий к систематической погрешности не более единицы младшего разряда $\Delta x_{\max} = (N \cdot 2^{N-1})^{-1}$. Зависимость допустимого разбаланса от разрядности двоичного кода представлена в табл. 3.

Технологически реализуемый разбаланс при современном массовом производстве микросхем не менее $10^{-3} \dots 10^{-4}$, что ограничивает гарантируемую точность преобразования предлагаемых преобразователя 8...10 двоичными разрядами. Вместе с тем долговременная стабильность отношения ёмкостей С1 и С2, определяющая стабильность коэффициента преобразования ФВН может быть повышена при несколько больших затратах на изготовление ФВН за счёт автока-

Таблица 2. Ожидаемые значения времени преобразования в зависимости от числа разрядов преобразователя

N, разрядов	8	10	12	14	16	18	20	24
T, мкс	0,054	0,084	0,120	0,162	0,212	0,270	0,332	0,478

Таблица 3. Зависимость допустимого разбаланса от разрядности преобразователя

N, разрядов	8	10	12	14	16	18	20	24
Δx_{\max}	10^{-3}	$2 \cdot 10^{-4}$	$4 \cdot 10^{-5}$	$9 \cdot 10^{-6}$	$2 \cdot 10^{-6}$	$4 \cdot 10^{-7}$	10^{-7}	$5 \cdot 10^{-9}$

либровки – цифровой коррекции его ёмкостей до значения разбаланса $10^{-6} \dots 10^{-9}$, что повышает возможное число разрядов преобразователя до 16...24.

Однако в некоторых случаях, по мнению авторов, целесообразнее не выравнивание номиналов ёмкостей, а использование аппаратного коэффициента преобразования при $K < 2$, то есть использование нецелочисленного позиционного кодирования (неклассического кодирования).

НЕЦЕЛОЧИСЛЕННОЕ КОДИРОВАНИЕ В ДИНАМИЧЕСКИХ АЦП И ЦАП

Наличие в АЦП систематической “технологической” погрешности преобразования, возникающей из-за технологической невозможности строгого выполнения условия равенства ёмкостей преобразователя $C_1 = C_2$, приводит к тому, что коэффициент преобразования $K^{-1} = 2 \pm \Delta x$. Последующее кодирование входной информации для данного преобразователя производится уже не в двоичном коде, а в коде по основанию $(K)_{\text{реал}}^{-1}$. При условии $(K)_{\text{реал}}^{-1} < 2$ данный n – разрядный код может быть представлен, как и двоичный, в бинарном позиционном виде $Q_{\text{реал}} \sim b_1 \cdot b_2 \dots b_i \dots b_n$, при этом

$$Q_{\text{реал}} = \sum_1^n b_i \left((K)_{\text{реал}}^{-1} \right)^i, \text{ где } b_i \in \{0,1\}, \text{ таким}$$

образом в работе динамического преобразователя, предлагаемого авторами, используется фактический аппаратный коэффициент преобразования, что позволяет обратиться к нецелочисленному кодированию, что в свою очередь требует анализа и расширения существующей системы позиционного представления чисел.

РАСШИРЕНИЕ ПОЗИЦИОННОГО ПРЕДСТАВЛЕНИЯ ЧИСЕЛ

В существующих позиционных системах представления положительных действительных чисел D приняты следующие ограничения, обеспечивающие полноту представления и удобства пользования [4-6]:

1. Любое D с любой заданной точностью представляется в виде линейной конечной последовательности знаков (цифр), записанных в виде строки, с разделителем между ними в виде особого знака (точка или запятая), отделяющего “целую” и “дробную” части D .

2. Все цифры представляют собой целые числа от нуля до “ n ”, где “ n ” характеризует систему представления D .

3. Разделитель (точка или запятая), опреде-

ляет запись опорного местоположения (нулевого разряда) знаков числа. Постулируется, что нулевой разряд находится слева от разделителя. Далее влево от него отсчитываются положительные разряды от первого до N го. Вправо от разделителя отсчитываются отрицательные разряды от минус первого до минус K го, описывающие “дробную” часть D .

4. Каждый i ый разряд имеет фиксированный вес $V(i) = a^i$, где a – основание счисления, целое положительное число.

5. Число D задается следующим выражением:

$$D = \sum_{i=-K}^N C(i) \cdot V(i);$$

здесь $C(i)$ – цифра i го разряда.

6. Для однозначности и полноты представления чисел, как правило, принимается условие: $C_{\text{max}}(i) = a - 1$.

Имеется одно исключение – унарный код. В нем $a = 1$ и $V(i) \equiv 1$, то есть все разряды имеют одинаковый вес. При этом полагают, что отрицательные разряды и дробная часть D отсутствуют. Считают, что подобный код может кодировать только целые числа. Цифра $C(i) \equiv 1$, и осуществляется режим прямого счета знаков при чтении числа.

7. При чтении числа для его однозначного восприятия должно быть либо явно указано основание системы счисления “ a ”, либо принято молчаливое соглашение о нем. Иначе возникают “числовые омонимы”: $(101)_2 \neq (101)_8 \neq (101)_{10}$.

8. Если D -целое, то его позиционное представление в системе счисления по целому основанию “ a ” находится с помощью алгоритма Евклида: число D целочисленно делится на “ a ”, а остатки от деления в качестве цифр последовательно записываются в позиционные разряды, начиная с нулевого.

9. При любом целочисленном основании “ a ” > 1 справедливы алгоритмы арифметических операций поразрядного сложения-вычитания, умножения-деления.

Перечисленные ограничения обеспечивают полноту и однозначность представления D по любому целому положительному основанию “ a ”. Однако, они не позволяют использовать нецелочисленные основания. Существующая система позиционного представления чисел может быть расширена одновременно в двух направлениях:

1. При использовании целого основания “ a ” и отказываясь от требования однозначности представления чисел, можно ослабить ограничение 6, записав его в виде неравенства:

$$C_{\text{max}}(i) = K - 1 \geq a - 1;$$

здесь “ K ” – формат представления.

Это расширение требует расширения и ограничения 7, а именно, указания не только основания “а”, но и формата представления “К”, например, $(D)_{a,K}$. При этом появляются числа-синонимы, например: $(1111)_{2,2} = (1007)_{2,10} = (1023)_{2,10} = (223)_{2,10}$. Справедливость алгоритмов поразрядной арифметики при этом сохраняется. Конкретная форма представления числа определяется произволом математика. Эта дополнительная возможность может использоваться, например, для защиты математической информации. Выполнение ограничения 6 будем называть минимально достаточным представлением.

2. Для введения нецелочисленных оснований сохраним ограничения 1-3, 5, а ограничение 4 запишем в следующем виде: $V_i = a^i$, где $a > 1$ – заданное действительное число. (Кстати, условие $a > 1$ не является строго обязательным, возможен и случай $1 > a > 0$ и даже $a < 0$. Условие $a > 1$ использовано для упрощения изложения). Для минимально достаточного представления должно выполняться условие $C_{\max}(i) = \text{int}(a)$, если a – нецелое. Использование позиционного представления D по нецелочисленному основанию приводит к следующим последствиям:

1. Нарушается однозначность представления D при сохранении полноты, то есть появляются числа-синонимы. Такое представление D будем называть “неклассическим” кодированием.

2. Неприменимы алгоритмы поразрядной арифметики.

3. Для кодирования D по нецелому основанию “а” неприменим вышеописанный алгоритм Евклида, необходим поиск более универсальных алгоритмов.

4. Для выполнения математических операций над неклассически кодированными числами необходим возврат к классическим кодам по целочисленному основанию. Еще раз напомним, что однозначное восстановление числа D по его неклассическому коду всегда возможно по формуле

$$D = \sum_{i=K}^N C(i) \cdot V(i), \text{ где } C(i) \text{ – цифра, а } V(i) \text{ – вес}$$

i -го разряда в позиционном представлении D .

5. Целые числа могут быть представлены только с ограниченной точностью.

АЛГОРИТМЫ НЕЦЕЛОЧИСЛЕННОГО КОДИРОВАНИЯ

Дальнейшее внимание уделим, преимущественно, аппаратным псевдодвоичным кодам при основании $2 > a > 1$, используемым при реали-

зации динамических АЦП и ЦАП, описанных выше. Минимально достаточным в этом случае будет бинарное представление, то есть $C_{\max}(i) = 1$.

В первую очередь рассмотрим возможный алгоритм кодирования D по произвольному положительному основанию “а”, который назовём логарифмическим алгоритмом. Этот алгоритм применим и для кодирования по целочисленным основаниям. В отличие от алгоритма Евклида он начинает кодирование со старших позиционных разрядов, суть его заключается в следующем:

1. На первом шаге алгоритма логарифмируем D по основанию “а”: $\log_a D = N$.

N – действительное, положительное или отрицательное число.

2. На втором шаге определяем позиционно-приведенные характеристику X и мантиссу M числа N . Характеристика X будет равна числу N , округленному алгебраически до ближайшего целого в меньшую сторону. Она может иметь положительное или отрицательное значение и задает позиционное положение значащей цифры старшего разряда.

Мантисса M определяется следующим алгебраическим выражением $M = N - X$. Очевидно, что M всегда положительное действительное число меньшее единицы.

Для примера пусть $X=5$, это соответствует старшему пятому позиционному разряду.

3. На третьем шаге алгоритма найдем B – целую часть числа a^M , то есть $B = \text{int}(a^M)$.

Пусть B равно, например, трем.

Записываем в разряд “ X ” цифру “ B ”, то есть в нашем примере в пятый разряд цифру “три”.

4. На четвертом шаге преобразуем D по схеме:

$$D = D - B \cdot a^X.$$

Если $D = 0$ или $D < \delta$, то преобразование закончено.

5. На пятом шаге проверяем условие: $D > \delta$, где δ – погрешность представления. Если условие выполняется, то происходит возврат к первому шагу алгоритма и определяются позиционное положение и цифра следующего значащего разряда преобразуемого числа.

6. Отсутствующие промежуточные разряды в позиционном представлении заполняются нулями.

Логика работы вышеописанного динамического АЦП математически эквивалентна этому логарифмическому алгоритму.

Особенностью этого алгоритма является то, что при “а” близком к единице формируется “псевдореперный” код при кодировании достаточно больших D . Под “реперным” мы понима-

ет такой код, который представлен единицей только в старшем разряде, в остальных младших разрядах записан нуль. Тогда под “псевдореперным” понимается такой код, в подавляющем большинстве разрядов которого записан нуль. Рассмотрим конкретный пример. Пусть, $a = 1,1$ и $\delta = 0,5$. Тогда $D = 7$ представится единицей только в 20-ом разряде, а $D = 10$ представится единицей только в 24-ом разряде. Такой код является избыточно длинным. Самый короткий код получается при “унарном” алгоритме кодирования. Суть его заключается в следующем:

1. Рассмотрим “унарный” код из “ n ” единиц по основанию “ a ”. Ему будет соответствовать

$$\text{число } A, \text{ равное } A = \frac{a^{n+1} - 1}{a - 1}.$$

2. Приравниваем кодируемое число D к A , то есть

$$D = \frac{a^{n+1} - 1}{a - 1}; \quad (4)$$

3. Из (4) определяем значение $(n + 1)$ и округляем его до большего целого N .

Если расчетное значение $(n + 1)$ - целое, то D представляется данным “унарным” кодом из “ $n + 1$ ” единиц, преобразование закончено.

4. Рассчитываем вспомогательное число D_1 при $(n + 1) = N$ по (4), то есть

$$D_1 = \frac{a^N - 1}{a - 1};$$

5. Рассчитываем разницу D_1 и D , то есть $\Delta D = D_1 - D$.

6. Находим код по основанию “ a ” для ΔD по предыдущему логарифмическому алгоритму $K(\Delta D)$.

7. Производим поразрядное вычитание цифр кода $K(\Delta D)$ из унарного кода с (N) единицами.

Разностный код является выходным, преобразование закончено. Такой код назовем “псевдоунарным”.

Вернемся, для конкретности, к предыдущему примеру. Для $a = 1,1$ и $\delta = 0,5$, реализуя данный алгоритм, получим $7 \gg (111110)_{1,1}$; $10 \approx (11110111)_{1,1}$. Получено трехкратное сокращение длины кода по сравнению с логарифмическим алгоритмом.

При приближении “ a ” к единице данный алгоритм дает кодирование все более приближающееся к унарному коду.

Интересно отметить, что при $2 > a > 1$ информация, переносимая каждым разрядом выходного позиционного кода, формально меньше 1 бита.

ЗАКЛЮЧЕНИЕ

Использование в предлагаемом динамическом АЦП формирователя весовых функций на основе двух матричных элементов существенно упрощает его настройку, удешевляет производство, при этом преобразование является линейным. Разработанные динамические преобразователи обладают рядом особенностей:

Изменение разрядности преобразователя достигается только изменением числа тактов в цикле преобразования при неизменном составе аппаратных средств.

В данном АЦП, в отличие от всех остальных, аналоговое напряжение выборки подвергается обработке и изменяется на протяжении всего преобразования.

В динамическом ФВН веса всех разрядов однозначно задаются только одним безразмерным параметром – отношением ёмкостей $C1$ и $C2$, – который практически не зависит от внешних условий.

Для динамических преобразователей, представленных в данной работе, как правило, характерным является нецелочисленное кодирование. Целочисленное кодирование можно получить, уменьшая технологический разбаланс ёмкостей при помощи цифровой коррекции ёмкостей. В ряде случаев может быть предпочтительнее использование аппаратного кода, например, для дальнейшего преобразования в обычный двоичный код при помощи встроенной памяти, либо для использования в системах с конфиденциальной передаваемой информацией. Предполагается, что использование аппаратного кода вместо подгонки номиналов ёмкостей формирователя будет способствовать сокращению затрат на его изготовление.

В заключение отметим, что рассмотренные псевдодвоичные коды могут успешно использоваться не только в рассмотренных динамических DAC и ADC, но и для повышения помехоустойчивости и скрытности передаваемой информации.

СПИСОК ЛИТЕРАТУРЫ

1. *Волович Г.И.* Схемотехника аналоговых и аналого-цифровых электронных устройств. М.: Издательский дом “Додэка-XXI”, 2005. 528 с.
2. *Поспелов Д.А.* Арифметические основы вычислительных машин дискретного действия. М.: Высшая школа, 1970.
3. *Stanoeva M.B., Popov A.N.* Investigation of a precise DAC based on two mismatched capacitors // 12 International Scientific and Applied Science Conference “Electronics, ET”2003, Sofia, Sept. 24-26, 2003; Proceedings of the conference; Book 3. Sozopol. [2003], с. 31-36.
4. *Гашков С.Б.* Системы счисления и их применение,

- сер. Библиотека “Математическое просвещение”,
2004. Выпуск 29.
5. *Фомин С.В.* Системы счисления: Популярные лек-
ции по математике; вып. 40. М.: Наука, 1987. 48 с.
6. *Яглом И.* Системы счисления // Квант. 1970. № 6.
С. 2-10.

PSEUDO-BINARY CODING IN DYNAMIC DAC AND ADC CONVERTERS ON SWITCHED CAPACITORS

© 2014 B.A. Solomin¹, A.M. Nizametdinov²

¹ Ulyanovsk Branch of Radio-Engineering and Electronic Institute named after V.A. Kotel'nikov
of Russian Academy of Science

² Ulyanovsk State Technical University

Dynamic DAC and ADC converters of consecutive approach on switched capacitors are proposed. The principle of converters action is considered. Taking into account the maximum level of errors and the parameters of modern elements converter are parameters calculated.

The extension of positional representation of numbers on any basis are considered in view of specificity of work of dynamic converters and it is shown that in the dynamic converters a coding can occur on the non-integer basis and the algorithms for coding on the non-integer bases are offered.

Keywords: ADC; two – capacitor DAC; dynamic converters; successive – approximations; switched capacitor; capacitor mismatch; non-integer coding.